

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-308683

(43)Date of publication of application : 02.11.2001

(51)Int.Cl.

H03H 11/04

(21)Application number : 2000-117040

(71)Applicant : ASAHI KASEI MICROSYSTEMS KK

(22)Date of filing : 18.04.2000


(72)Inventor : ADACHI TOSHIO  
SHINNO YOSHIHIRO

## (54) Gm-C FILTER

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a filter having desired characteristics which has no fluctuation over the entire temperature range as well as at the temperature at which frequency characteristic adjustment is made.

**SOLUTION:** Mismatching  $\Delta V_{th}$  between the threshold of MOSFET M1 of a master circuit 50 and that of MOSFET M2 of a slave circuit 51 are eliminated with a variable voltage generating circuit E. This enables adjustment to be made so that the filter cut-out frequency  $f_c$  is set to an ideal value thus realizing characteristics of a filter of which the  $f_c$  does not fluctuate over the entire temperature ranges as well as at the temperature for adjustment.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

**THIS PAGE BLANK (USPTO)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2001-308683  
(P2001-308683A)

(43) 公開日 平成13年11月2日 (2001.11.2)

(51) Int.Cl.  
H 0 3 H 11/04

識別記号

F I  
H 0 3 H 11/04

データベース(参考)  
H 5 J 0 9 8

審査請求 未請求 請求項の数 3 O L (全 12 頁)

(21) 出願番号 特願2000-117040 (P2000-117040)

(22) 出願日 平成12年4月18日 (2000.4.18)

(71) 出願人 594021175

旭化成マイクロシステム株式会社  
東京都新宿区西新宿三丁目7番1号

(72) 発明者 安達 敏男

神奈川県厚木市岡田3050番地 旭化成マイ  
クロシステム株式会社内

(72) 発明者 新野 芳浩

神奈川県厚木市岡田3050番地 旭化成マイ  
クロシステム株式会社内

(74) 代理人 100077481

弁理士 谷 義一


最終頁に続く

(54) 【発明の名称】 Gm-Cフィルタ

(57) 【要約】

【課題】 周波数特性調整時の温度だけでなく全ての温度域においても温度変動のない所望の特性を有するフィルタを提供すること。

【解決手段】 マスター回路50のMOSFET M1と、スレーブ回路51のMOSFET M2間でのしきい値のミスマッチ $\Delta V_{th}$ を、可変電圧生成回路Eによって解消する。これによってフィルタのカットオフ周波数 $f_c$ を理想値になるように調整し、調整時の温度のみならず全ての温度領域に亘って $f_c$ が変動しないフィルタ特性が得られる。



【特許請求の範囲】

【請求項1】 G<sub>m</sub>アンプおよび容量からなる第1のG<sub>m</sub>-Cフィルタ回路を備え、当該フィルタ回路の周波数特性を自己調整するためのフィルタ調整用基準信号を生成し出力するマスター回路と、

G<sub>m</sub>アンプおよび容量からなる第2のG<sub>m</sub>-Cフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ回路と、

前記マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して前記第1および第2のG<sub>m</sub>-Cフィルタ回路のいずれかに供給することによって、前記第2のG<sub>m</sub>-Cフィルタ回路の周波数特性を制御する可変電圧生成手段とを具えたことを特徴とするG<sub>m</sub>-Cフィルタ。

【請求項2】 請求項1において、前記可変電圧生成手段は、前記第1および第2のG<sub>m</sub>-Cフィルタ回路の前記フィルタ調整用基準信号の入手段間のミスマッチを解消するように前記フィルタ調整用基準信号に直流信号を加算することを特徴とするG<sub>m</sub>-Cフィルタ。

【請求項3】 請求項1または2において、前記可変電圧生成手段は、温度補償された直流信号を生成することを特徴とするG<sub>m</sub>-Cフィルタ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、G<sub>m</sub>-Cフィルタに関するものである。

【0002】

【従来の技術】図1は従来のG<sub>m</sub>-Cフィルタの回路図であり、1はG<sub>m</sub>-Cフィルタを含むPLL回路を構成するマスター回路、2は上記G<sub>m</sub>-Cフィルタと同構成のG<sub>m</sub>-Cフィルタからなるスレーブ回路である。マスター回路1は、入力された基準クロックに基づいて位相ロックされた制御信号（直流信号）を出力し、同回路1内のG<sub>m</sub>-Cフィルタおよびスレーブ回路2内のG<sub>m</sub>-Cフィルタにフィルタ特性制御のための信号として供給する。

【0003】このスレーブ回路のフィルタ特性（実特性）は、図2に示すように、マスター回路およびスレーブ回路のG<sub>m</sub>素子間の相対誤差に起因するフィルタ特性の目標値（理想値）からの誤差が大きいという欠点がある。

【0004】また、図3は、従来の他のG<sub>m</sub>-Cフィルタの回路図であり、上記図1のフィルタの欠点を解消するため、マスター回路1から生成される制御信号を調整回路3で（微）調整して実特性を理想特性に近づけている。これによって、マスター回路およびスレーブ回路のG<sub>m</sub>素子間ばらつきの影響がないフィルタが実現できる。しかし、G<sub>m</sub>素子間ばらつきを調整回路3によって解消することができても、温度によって、フィルタ特性

が変化することがあり、このため、調整回路3によって調整しても、調整時と異なる温度環境下では、必要な性能が得られなくなってしまうという問題がある。

【0005】図4は、上記図3のフィルタの欠点を解消するための従来のさらに他のG<sub>m</sub>-Cフィルタの回路図であり、10はG<sub>m</sub>アンプおよび容量からなるフィルタ回路を含んだPLL回路（マスター回路）、11はG<sub>m</sub>アンプおよび容量からなるG<sub>m</sub>-Cフィルタ回路、12は温度補正用電流源、13は加算器、14はDC電流源、16PLL回路（マスター回路）10によって生成される基準電流の出力線路である。

【0006】図5は、図4に示した加算器13と、G<sub>m</sub>-Cフィルタ回路11に含まれているG<sub>m</sub>アンプの具体的な回路例を示している。本図において、17～21はMOSFETであり、これらによってG<sub>m</sub>アンプ26を構成している。27および28はG<sub>m</sub>アンプ26の入力端子、29および30はG<sub>m</sub>アンプ26の出力端子である。また、22はMOSFETであって、マスター回路10、温度補正用電流源12、DC電流源14からの出力電流を加算するための加算器13として動作すると共に、MOSFET21と併せてカレントミラー回路を構成し、加算電流をMOSFET21に供給する。

【0007】G<sub>m</sub>アンプ26のG<sub>m</sub>値は入力MOSFET19および20のG<sub>m</sub>値で決まる。このため、電流を増加させればG<sub>m</sub>値は増加し、電流を減少させればG<sub>m</sub>値は減少するようになる。

【0008】いま、図4において、仮に温度補正用電流源12、加算器13、DC電流源14がない場合に、回路素子の配置に起因してG<sub>m</sub>-Cフィルタのカットオフ周波数が図6の曲線40に示されるように高温側で増加、低温側で減少するものとする。そこで、出力電流値が高温側で減少、低温側で増加するような温度補正用電流源12から生成される電流と、PLL回路（マスター回路）10から生成される電流とを加算器13によって加えた電流をG<sub>m</sub>-Cフィルタ回路11に供給することにより、G<sub>m</sub>-Cフィルタのカットオフ周波数は、低温側では加算される電流値が高温側よりも大きいので、図6の曲線41に示されるように低温側ではカットオフ周波数がより高くなるように補正され、結果として、温度に対して変動の小さい特性のフィルタが得られる。従って、DC電流源14によって生成される電流を加算器13を介して加算することにより、カットオフ周波数の温度特性が曲線42のように所望の特性に近づくようになる。

【0009】このように、G<sub>m</sub>-Cフィルタ（図4）は、全温度範囲に亘ってほぼ所望通りの特性を有することができる。

【0010】なお、上記の補正用電流の値は温度ドリフト量が予測可能でない場合は、LSIを製造した後に、トリミングまたはレジスタ書き込み等の手法によって調

整できる。

【0011】図7は、図4に示した温度補正用電流源12の回路例を示す。本図において、33はオペアンプ、34は抵抗値がRである抵抗、35～37はMOSFET、38は出力電流*i*<sub>2</sub>を出力するための出力電流端

$$i_2 = V_{ref} / R$$

ここで、抵抗34は、LSIにおいては通常ポリシリコン、または拡散層によって形成されることが多いが、いずれの場合にも基本的にはシリコン材料から形成されており、これらの抵抗は高温側で抵抗値が大きくなるという挙動を示す。従って、出力電流値*i*<sub>2</sub>は高温側では減少し、低温側で増加することになる。

【0013】このような温度特性を有する電流源を用いることで、図5に示したG<sub>m</sub>アンプ26のG<sub>m</sub>値を、高温側でマスター回路10に比べて相対的に減少させることができる。

【0014】

【発明が解決しようとする課題】図1に示すマスター回路1およびスレーブ回路(G<sub>m</sub>-Cフィルタ回路)2に関わる制御線は、具体的には図8のように、夫々の回路

$$G_m = 2\sqrt{KI}$$

【0017】

【数2】

$$K = \frac{W \mu c_{ox}}{c \cdot 2} \quad (3)$$

$$I = K (V_{gs} - V_{th})^2$$

(V<sub>th</sub>は入力MOSFETのしきい値電圧) (4)を(2)に代入すると、

$$G_m = 2K (V_{gs} - V_{th}) \quad (5)$$

すなわち、G<sub>m</sub>値は(V<sub>gs</sub>-V<sub>th</sub>)に依存することがわかる。

【0019】さらに、以下での計算をわかりやすくするために、MOSFET (M1, M2) のサイズを同じと

$$I_1 = K (V_{gs} - V_{th})^2 \quad (6)$$

$$I_2 = K (V_{gs} - V_{th} + \Delta V_{th})^2$$

$$= K (V_{gs} - V_{th})^2$$

$$+ 2K\Delta V_{th} (V_{gs} - V_{th}) + K\Delta V_{th}^2 \quad (7)$$

V<sub>th</sub>のミスマッチのない場合、電流比 I<sub>2</sub>/I<sub>1</sub>は1であるが、ミスマッチがある場合は、以下のようになる。

【0022】

【数3】

$$\frac{I_2}{I_1} = 1 + \frac{2\Delta V_{th}}{V_{gs} - V_{th}} \quad (8)$$

【0023】(2)式より、G<sub>m</sub>値比、すなわちマスター回路内のG<sub>m</sub>アンプのG<sub>m1</sub>とスレーブ回路のそれ(G<sub>m2</sub>)との比は、

子、39は基準電圧V<sub>ref</sub>を入力するための基準電圧入力端子である。ここで、温度補正用電流源12の出力電流*i*<sub>2</sub>は次式で表される。

【0012】

(1)

に輸入される。すなわち、マスター回路で生成された制御信号(V<sub>gs</sub>)はマスター回路1の一部である入力MOSFET (M1) のゲートと、スレーブ回路2の一部である入力MOSFET (M2) のゲートとに夫々印加される。制御電圧V<sub>gs</sub>が2つのMOSFET (M1, M2) に与えられることで、M1, M2には、制御電圧V<sub>gs</sub>に応答した電流I<sub>1</sub>, I<sub>2</sub>が夫々流れる。これらの電流I<sub>1</sub>, I<sub>2</sub>はマスター回路10およびスレーブ回路11内のg<sub>m</sub>アンプのバイアス電流として用いられる。

【0015】このバイアス電流とg<sub>m</sub>アンプのG<sub>m</sub>値との間の関係は次式で求められる。

【0016】

【数1】

(2)

【0018】w, Lは入力MOSFETのチャネル幅、チャネル長であり、μはキャリア移動度、c<sub>ox</sub>は単位面積あたりのゲート容量値、IはG<sub>m</sub>アンプの入力MOSFETの入力電流である。

(4)

する。結果として、電流I<sub>1</sub>, I<sub>2</sub>も同じ値となる。

【0020】ここで、スレーブ側のMOSFET M2にV<sub>th</sub>のミスマッチ(MOSFET (M1, M2) のV<sub>th</sub>間の誤差) ΔV<sub>th</sub>を入れて、M1, M2それぞれの電流値を計算する。

【0021】

【0024】

【数4】

$$\frac{G_{m2}}{G_{m1}} = 1 + \frac{\Delta V_{th}}{V_{gs} - V_{th}} \quad (9)$$

【0025】G<sub>m</sub>-CフィルタはG<sub>m</sub>値が常に一定になるように制御されている。(5)式のK値は、温度変動があるので、V<sub>gs</sub>-V<sub>th</sub>も同様に温度変動があり、-10℃～80℃の範囲では2倍程度変動する。この結果、(9)式よりG<sub>m</sub>比は温度によって変化する。

【0026】スレーブ回路(G<sub>m</sub>-Cフィルタ)のカッ

トオフ周波数は、 $g_m/c$ で与えられるので、図9に示すように、しきい値のミスマッチ $\Delta V_{th}$ がない場合、（9）式からも明らかなように $G_m$ 比は温度変動に対しても一定であり）カットオフ周波数は理想値 $f_0$ のままで温度に対して点線Aのように変動することはないが、ミスマッチがある場合は、実線Bのように温度に対してカットオフ周波数は変動する。

【0027】また、図3の回路においても、調整回路3

$$I_1 = K (V_{gs} - V_{th})^2 \quad (10)$$

$$I_2 = K (V_{gs} - V_{th} + \Delta V_{th})^2 \quad (11)$$

調整回路3で電流ミスマッチを調整すると、調整後の電流値は、元の電流値を一定の係数Aだけ乗算した数値になる。

$$I_2' = A \{K (V_{gs} - V_{th} + \Delta V_{th})^2\} \quad (12)$$

マスター回路側の電流 $I_1$ を調整後のスレーブ側の電流 $I_2$ との比は次のようになる。

$$\frac{I_2'}{I_1} = A \left( 1 + \frac{2\Delta V_{th}}{V_{gs} - V_{th}} \right) \quad (13)$$

【0033】すなわち、 $I_2'$ が $I_1$ と一致するようにAを調整したとしても温度が変動して（ $V_{gs} - V_{th}$ ）が変わると、 $I_2' / I_1$ は変わる。結果として温度によってフィルタ回路の周波数特性がずれるという問題は解消されない。

【0034】一方、図4に示す従来の $G_m$ -Cフィルタは、温度ドリフト量の固体毎の平均値がゼロでなく、かつバラツキが小さい場合には有効である。

【0035】しかしながら、温度ドリフト量は固体によってバラツキが大きく、図4に示す従来の $G_m$ -Cフィルタでも以下のような問題がある。

【0036】すなわち、具体的に、 $V_{gs} - V_{th} = 400 \text{ mV}$ （室温時、 $25^\circ\text{C}$ ）  
 $\Delta V_{th} = 10 \text{ mV}$ の場合について計算する。

【0037】MOSFETは高温の場合、キャリアの移動度（mobility）が劣化するため、それを補償する電流の増加が伴う。このため、

$V_{gs} - V_{th} = 550 \text{ mV}$ （ $80^\circ\text{C}$ ）程度になる。結果として、 $25^\circ\text{C}$ 、 $80^\circ\text{C}$ の $g_m$ 値の比（式9）は、 $25^\circ\text{C}$ で  $g_{m2} / g_{m1} = 1 + 10 / 400 = 1.025$   
 $80^\circ\text{C}$ で  $g_{m2} / g_{m1} = 1 + 10 / 550 = 1.018$

$25^\circ\text{C}$ と $80^\circ\text{C}$ の差は、 $0.007$ で $0.7\%$ 程度の温度ドリフト量が見込まれる。したがって、フィルタのカットオフ周波数精度がこれ以上のものを必要とする場合は、本手法（図4）では対応しきれないという問題がある。

【0038】そこで本発明の目的は、以上のような問題を解消した $G_m$ -Cフィルタを提供することにある。

【0039】

で理想特性に適合させても、温度特性が発生する。その理由は以下の通りである。

【0028】マスター回路、スレーブ回路の制御線は図8の通りであり、スレーブ回路側の回路の一部であるMOSFETにしきい値ミスマッチ $\Delta V_{th}$ を与えたときのMOSFET $M_1$ 、 $M_2$ に流れる電流 $I_1$ 、 $I_2$ は次の通りである。

【0029】

$$I_1 = K (V_{gs} - V_{th})^2 \quad (10)$$

$$I_2 = K (V_{gs} - V_{th} + \Delta V_{th})^2 \quad (11)$$

【0030】これを式で示すと以下のようになる。

【0031】

【0032】

【数5】

【課題を解決するための手段】請求項1の発明は、 $G_m$ アンプおよび容量からなる第1の $G_m$ -Cフィルタ回路を備え、当該フィルタ回路の周波数特性を自己調整するためのフィルタ調整用基準信号を生成し出力するマスター回路と、 $G_m$ アンプおよび容量からなる第2の $G_m$ -Cフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレーブ回路と、前記マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して前記第1および第2の $G_m$ -Cフィルタ回路のいずれかに供給することによって、前記第2の $G_m$ -Cフィルタ回路の周波数特性を制御する可変電圧生成手段とを具えたことを特徴とする。

【0040】請求項2の発明は、請求項1において、前記可変電圧生成手段は、前記第1および第2の $G_m$ -Cフィルタ回路の前記フィルタ調整用基準信号の入力手段間のミスマッチを解消するように前記フィルタ調整用基準信号に直流信号を加算することを特徴とする。

【0041】請求項3の発明は、請求項1または2において、前記可変電圧生成手段は、温度補償された直流信号を生成することを特徴とする。

【0042】

【発明の実施の形態】図10は $G_m$ -Cフィルタの回路図であり、50は $G_m$ -Cフィルタを含むPLL回路を構成するマスター回路、51は上記 $G_m$ -Cフィルタと同構成の $G_m$ -Cフィルタからなるスレーブ回路である。詳細は図13に示すが、マスター回路50は、入力された基準クロックに基づいて位相ロックされた制御信号（直流信号）を出力し、同回路50内の $G_m$ -Cフィルタおよびスレーブ回路51内の $G_m$ -Cフィルタにフィルタ特性制御のための信号として供給する。Eはフィルタの周波数特性を理想値（希望値）に合うように調整す

るための可変電圧生成回路であり、これによってマスター回路50で生成された制御電圧に可変電圧生成回路Eで生成された電圧を加算したものを新たな制御電圧としてスレーブ回路51に与える。仮にスレーブ回路51内のGmアンプのGm値が制御電圧が高くなることで大きくなるように設定されているとした場合、可変電圧生成回路Eの電圧を高くすることでフィルタのカットオフ周波数(以下fcで表示する)は高い方向へ、また可変電圧生成回路Eの電圧を低くすることでフィルタのfcは低い方向へ調整がなされる。

【0043】具体的な調整方法として、フィルタのfcが理想値より低い場合はスレーブ側のGmアンプに流れる電流値はマスター側のGmアンプに流れる電流値より小さいので、スレーブ側のGmアンプにより多くの電流が流れるように可変電圧生成回路Eの生成電圧を調整して、最終的にフィルタのfcが理想値に最も近づくようにする。こうすると調整時点での温度において、希望のfc値が得られるだけでなく、全ての温度範囲においてもfc値は変動のないフィルタが得られる(理由は後述)。

【0044】図11は別の形態の実施例である。図10に対して可変電圧生成回路Eをマスター回路部側に設置していることを除き、図10と同じであり、動作、効果についても図10と同じである。

【0045】さらに具体的な回路について図13を用いて説明する。点線で囲まれた151はGm-Cフィルタ、152は位相比較器、153は低域通過フィルタ(LPF)、154および155は比較器であり、151から155まで全体でマスター回路(PLL)を構成する。Gm-Cフィルタ151は161~164のGmアンプと165、166の容量から構成される。図14にGmアンプの回路図を示す。

【0046】図13において、Gmアンプ161~164および容量165、166を有するGm-Cフィルタ151は、入力端子を167、出力端子を168としたとき低域通過フィルタ特性を有すると同時に、低域では位相シフトが0°、高域では位相シフトが180°、カットオフ周波数fcのところで位相シフトが90°となる位相特性を有する。

【0047】すなわち、入力信号の周波数がカットオフ周波数fcに一致している場合には、フィルタ入力信号およびフィルタ出力信号がコンパレータ155および154を通過し、さらに位相比較器152として機能する排他論理和回路(EXOR)を通過することにより、周波数が入力信号の2倍でかつ高レベル論理と低レベル論理のそれぞれの期間が等しくなる、いわゆるデューティ比50%の出力信号となる。このときには、位相比較器152から出力された信号を、低域通過フィルタ(LPF)として機能する積分器153を通して、積分器153の直流出力レベルには変動はなく、位相ロック状態

が実現できる。

【0048】また、Gm-Cフィルタのカットオフ周波数が設計値fcより小さいときには、位相遅れは設計値(90°)よりも大きくなる。この結果として、位相比較器152の出力信号は高レベル論理の期間が低レベル論理期間よりも短くなるため、積分器153の出力レベルを下げる方向に動作する。そして、積分器153の出力レベルが下がったときに発生されるバイアス電圧は、すべてのGmアンプ161~164のGm値が上がるように作用する。特に、Gmアンプ162および163のGm値は、Gm-Cフィルタ151のカットオフ周波数を決定しているので、このGm値の増加に伴ってカットオフ周波数も増加することになる。

【0049】かくして、積分器153の出力レベルはフィルタ151のカットオフ周波数が設計値に等しくなる方向にシフトし、最終的に位相比較器152の出力信号のデューティ比が50%になったとき、すなわちフィルタのカットオフ周波数が設計値に等しくなったときに、積分器153の出力は一定レベルに落ちつく。また、Gm-Cフィルタ151のカットオフ周波数が設計値より大きいときにも、同様に動作して、最終的にはGm-Cフィルタ151のカットオフ周波数が設計値と等しくなり、積分器153の出力が一定レベルに落ちつく。

【0050】一方、スレーブ回路を構成するGm-Cフィルタの回路構成が、仮にPLL回路156内に用いられている低域通過型Gm-Cフィルタ151と全く同じ回路構成であり、かつ、そこで用いられているGmアンプのGm値および容量値も同じであるならば、両フィルタの特性は同一になる。

【0051】一方、マスター回路で生成された制御電圧は制御線22を通して電流源として機能するMOSFET21のゲートに印加する。スレーブ回路内のGmアンプも同一の構成のGmアンプが用いられており、同様にマスター回路で生成された制御電圧が電流源として機能するMOSFETのゲートに印加する。これら電流源として機能するMOSFETのみ記載した回路が図12である。

【0052】図12において、MOSFETM1、M2はそれぞれマスター回路およびスレーブ回路の一部であると考え、図12は図10と同一であることは容易に理解できる。前述したように、MOSFETM1、M2間でしきい値のミスマッチ $\Delta V_{th}$ があると電流ミスマッチが生じ、結果としてカットオフ周波数fcずれを引き起こす。ここで可変電圧生成回路Eによってフィルタのfcが理想値になるように調整することができる。すなわち、可変電圧生成回路Eによってミスマッチ $\Delta V_{th}$ を解消することができる。これによって、フィルタのfcを理想値になるように調整することができ、調整時の温度のみならず全ての温度領域に亘ってfcが変動しないフィルタ特性が得られる。

【0053】マスター回路、スレーブ回路ではGmアンプが夫々1個のみの場合、図12の回路が適用できるのは理解できる。マスター回路のGm-Cフィルタには4個のGmアンプが用いられている。一般にスレーブ側のGm-Cフィルタの次数は任意であり、Gmアンプの数も一般的に4個以上となる。その場合個々のGmアンプのGm値を調整できるようにした回路図が図15に示してある。図15の回路では、スレーブ側の個々のGmアンプのMOSFET (M1-1, M2-2, …M2-N) に独立にそれぞれの可変電圧生成回路E1~ENから制御電圧を印加しているため正確な調整を実行することができる。この場合にも当然ながら温度変化に対して特性の変動を受けることはない。しかしながらこの場合、回路規模が大きくなるためいくつかの省略方法がある。

【0054】例えばカットオフ周波数が重要で少々特性曲線が理想から外れても問題がないときには調整箇所は図16のように一ヶ所にしたり (すなわち、1個の可変電圧生成回路E)、またはカットオフ周波数とQ値制御等Gmアンプをいくつかグルーピングして可変電圧生成回路を2~3個とすることもできる。また当然ながら図15の可変電圧生成回路をいくつかのサブグループに区分して制御することもできる。

【0055】ここで例として、カットオフ周波数が重要な場合について説明する。例えば図13のGm-Cフィルタ151にあるような2次のフィルタの場合、フィルタのカットオフ周波数は $(Gm1 \cdot Gm2)^{0.5}$ に比例する。但し、Gm1, Gm2はGmアンプ162, 163のそれぞれのGm値である。言い換えるとカットオフ周波数は特定のGm値の平均値に比例すると言える。

【0056】従って図16の回路のように1個の可変電圧生成回路のみで調整する方法がある。図16においてマスター回路の電流源Aとスレーブ回路の電流源Bの間に平均的にミスマッチ誤差がある場合にはGmアンプのGm値もずれるので結果としてカットオフ周波数も同様にずれることになる。

【0057】そしてこのずれの量を図16の可変電圧生成回路Eで調整することで平均的なずれを補正してカットオフ周波数もまた理想フィルタのものに合わせることもできる。

【0058】このように電流源のばらつきが極端に大きくない限り図16のような回路で平均値を補正することで十分所望の特性を達成することができる。

【0059】次に、可変電圧生成回路の別の例について説明する。図17は、別の可変電圧生成回路E'の回路図である。図17に示すように、可変電圧生成回路E'は、MOSFET (M1, M2) の両ゲート間に接続される抵抗素子である抵抗Rと、この抵抗Rの両端にそれぞれ接続され、抵抗Rに対して互いに逆向きの電流を流す電流源60, 61とからなり、電流源60, 61から

の電流によりその抵抗Rの両端に生ずる電圧が、温度により変動しないようにしたものである。

【0060】なお、この別の可変電圧生成回路E'では、電流源60および電流源61の電流値の大きさを変えたり、それぞれの電流の向きを逆転させたりして抵抗Rの両端の電位差の大きさや向きを変えることができ、これにより、MOSFET (M1, M2) 間の電位を適宜調整して、ミスマッチ電圧 $\Delta V_{th}$ を打ち消すことができる。

【0061】次に、図17に示す電流源60, 61の具体的な構成について、図18を参照して説明する。電流源61は、図18の(a)に示すように、ボルテージ・ホロワを構成するオペアンプ62と、抵抗素子であり抵抗Rと同じ材料からなる抵抗R0と、P型のMOSFET (Q1, Q2) とから構成されている。

【0062】オペアンプ62は、その一入力端子に基準電圧Vrefが印加されるようになっており、その出力端子がMOSFET (Q1, Q2) の各ゲートに接続されてカレントミラーを構成している。MOSFET Q1のソースは電圧源VDDに接続され、そのドレインが抵抗R0を介して接地されている。そのドレインと抵抗R0の共通接続点は、オペアンプ62の+入力端子に接続されている。MOSFET Q2は、そのソースが電圧源VDDに接続され、そのドレインが出力端子となり、抵抗RやMOSFET (M2) のゲートに接続されている。

【0063】電流源60は、図18の(b)に示すように、ボルテージ・ホロワを構成するオペアンプ63と、抵抗素子であり抵抗Rと同じ材料からなる抵抗R0と、P型のMOSFET (Q3, Q4) と、N型のMOSFET (Q5, Q6) から構成されている。

【0064】オペアンプ63は、その一入力端子に基準電圧Vrefが印加されるようになっており、その出力端子がMOSFET (Q3, Q4) の各ゲートに接続されてカレントミラーを構成している。MOSFET Q3のソースは電圧源VDDに接続され、そのドレインが抵抗R0を介して接地されている。そのドレインと抵抗R0の共通接続点は、オペアンプ63の+入力端子に接続されている。MOSFET Q4は、そのソースが電圧源VDDに接続され、そのドレインがNMOSFET Q5のドレインに接続されている。NMOSFET Q5とQ6はカレントミラーを構成しており、NMOSFET Q6 (60) のドレインが出力端子となり、抵抗RやMOSFET (M1) のゲートに接続されている。

【0065】ここで、オペアンプ62, 63や抵抗R0が電圧・電流変換手段を構成し、MOSFET Q2, Q6などが電流生成手段を構成する。このような構成からなる電流源60, 61では、ボルテージホロワからなるオペアンプ62, 63の働きにより、抵抗R0の印加電圧が、オペアンプ62, 63の一入力端子に印加される基準電圧Vrefとなるように制御される。このため、



抵抗 $R_0$ に流れる電流 $i_{ref}$ は、次の(14)式となる。

【0066】

$$i_{ref} = V_{ref} / R_0 \quad (14)$$

また、MOSFET $Q_2$ 、 $Q_6$ に流れる電流 $i_{ref1}$ は、抵抗 $R_0$ に流れる電流 $i_{ref}$ に等しくなる。従って、電流 $i_{ref1}$ は、基準電圧 $V_{ref}$ の制御により制御でき、その電流 $i_{ref1}$ を図17に示す電流源60、61の電流 $I_B$ として使用すれば、電流源60、61を基準電圧 $V_{ref}$ により制御できる。

【0067】ところで、抵抗 $R_0$ を図17の抵抗 $R$ と同じ材料から作る場合には、その絶対値は製造時の形成条

$$V_B = I_B \times R = A \times (R/R_0) \times V_{ref} \quad (14)$$

電流 $I_B$ は、MOSFET( $Q_1$ 、 $Q_2$ )やMOSFET $Q_3$ 、 $Q_4$ および $Q_5$ 、 $Q_6$ のトランジスタサイズ比でまきまるので、このサイズ比を可変することにより可変でき、その結果、電圧 $V_B$ が可変できる。式(14)からもわかるように、抵抗比 $R/R_0$ は温度に関係なく一定であるので、図17、図18の回路によって温度依存のない直流信号が達成できる。

【0070】そこで、電流 $I_B$ を可変する電流可変回路の構成について、図19を参照して説明する。この電流可変回路は、図18のMOSFET $Q_2$ のサイズを変更するために、MOSFET $Q_2$ 、 $Q_6$ を図19の

(a)、(b)に示すようにサイズの異なる複数のMOSFET $Q_7 \sim Q_{10}$ 、 $Q_{11} \sim Q_{14}$ で構成し、これらのMOSFETをスイッチ $SW_1 \sim SW_4$ 、 $SW_5 \sim SW_8$ で選択して電流 $i_{ref1}$ を可変することにより、電流 $I_B$ を可変するようにしたものである。

【0071】さらに詳述すると、MOSFET $Q_7 \sim Q_{10}$ はP型とし、MOSFET $Q_{11} \sim Q_{14}$ はN型とし、例えばその各サイズは1、2、4、8というように2のべき乗の関係になっている。また、MOSFET $Q_7 \sim Q_{10}$ の各ゲートは、オペアンプ62の出力端子に接続され、その各ソースは電圧源 $V_{DD}$ に接続されている。さらに、MOSFET $Q_3 \sim Q_6$ の各ドレインは、スイッチ $SW_1 \sim SW_4$ を介して抵抗 $R$ に接続される。同様にMOSFET $Q_{11} \sim Q_{14}$ のソースは接地され、ドレインはスイッチ $SW_5 \sim SW_8$ を介して抵抗 $R$ に接続され、ゲートは、MOSFET $Q_5$ のゲートに接続される。

【0072】このような構成からなる電流可変回路では、MOSFETに接続されるスイッチ $SW_1 \sim SW_4$ 、 $SW_5 \sim SW_8$ の切換えにより、電流 $I_B$ は0～15までの16ステップの調整が可能である。スイッチ $SW_1 \sim SW_4$ 、 $SW_5 \sim SW_8$ の切換えは、スイッチ $SW_1 \sim SW_4$ 、 $SW_5 \sim SW_8$ のオン・オフ状態を例えばレジスタにあらかじめ記憶しておき、これによりスイッチ $SW_1 \sim SW_4$ 、 $SW_5 \sim SW_8$ のオン・オフを行えば、電流 $I_B$ を可変して電圧 $V_B$ を調整できる。

件によってばらつくが、製造プロセスや温度に無関係にその抵抗比 $R/R_0$ が一定となる。また、電流 $i_{ref1}$ は、MOSFET( $Q_1$ 、 $Q_2$ )のサイズが同一の場合には $i_{ref1} = i_{ref}$ となり、MOSFET $Q_2$ のトランジスタサイズがMOSFET $Q_1$ のトランジスタサイズの $A$ 倍の場合には、 $i_{ref1} = A \times i_{ref}$ となる。

【0068】そこで、電流 $i_{ref1}$ を電流 $I_B$ に使用した場合に、その電流 $I_B$ によって抵抗 $R$ の両端に発生する電圧 $V_B$ は、(14)式を参照して次の(15)式のようになる。

【0069】

$$(14)$$

【0073】電流源60、61を入れ替えて接続すれば、発生する電圧の向きを替えることが出来る。

【0074】

【発明の効果】以上説明したように本発明によれば、マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して第1および第2の $G_m$ - $C$ フィルタ回路のいずれかに供給して、第2の $G_m$ - $C$ フィルタ回路の周波数特性を制御することによって、調整時の温度だけでなく全ての温度域においても温度変動のない所望の特性を有するフィルタが提供できる。また本発明は任意の点の温度において調整を実行するのみで温度性能を調整できるので時間的、経済的效果があるだけでなく、例えばLSIの出荷検査にきわめて有効である。

【0075】

【図面の簡単な説明】

【図1】従来の $G_m$ - $C$ フィルタの回路図である。

【図2】同 $G_m$ - $C$ フィルタのフィルタ特性を示す図である。

【図3】従来の他の $G_m$ - $C$ フィルタの回路図である。

【図4】従来のさらに他の $G_m$ - $C$ フィルタの回路図である。

【図5】図4の回路の一部詳細を示す図である。

【図6】 $G_m$ - $C$ フィルタの温度に対するカットオフ周波数特性を示す図である。

【図7】温度補正用電流源の回路図である。

【図8】図1の回路の一部詳細を示す図である。

【図9】カットオフ周波数特性を説明する図である。

【図10】本発明の実施形態の回路図である。

【図11】本発明の他の実施形態の回路図である。

【図12】図10の一部詳細を示す図である。

【図13】マスター回路の詳細を示す図である。

【図14】 $G_m$ アンプの回路図である。

【図15】本発明のさらに他の実施形態の回路図である。

【図16】本発明のさらに他の実施形態の回路図である。

【図17】可変電圧生成回路を示す図である。


【図18】(a), (b)は電流源の具体例をそれぞれ示す回路図である。

【図19】(a), (b)は電流IBを変変する電流可変回路をそれぞれ示す図である。


【符号の説明】

50 マスター回路  
51 スレーブ回路  
E 可変電圧生成回路


【図1】




【図3】




【図4】




【図2】




【図6】



【図9】





【図5】





【図7】

【図8】




【図10】


【図11】




【図12】




【図14】




【図13】




【図16】




【図15】



【図17】




【図18】




【図19】

(a)



(b)



フロントページの続き

Fターム(参考) 5J098 AA03 AA11 AB02 AB03 AB07  
AB08 AB11 AB15 AB16 AC02  
AC21 AD06 AD18 CA02 CB01  
CB08